首页- 新闻中心- 黔图汇- 人才网- 视听中心- 专题- APP

订阅
首页| 全州| 时政| 领导| 县市| 综合| 发布| 视听| 行业

中国研发首个半浮栅晶体管 有助芯片制造话语权

在线投稿邮箱:tougao@qdn.cn  新闻热线:8222000  值班QQ:449315
时间:2013-08-13 09:24:57  来源:科技日报  

  8月9日,由复旦大学微电子学院张卫教授领衔团队研发的世界第一个半浮栅晶体管(SFGT)研究论文刊登于《科学》杂志,这是我国科学家首次在该权威杂志发表微电子器件领域的研究成果。该成果的研制将有助于我国掌握集成电路的核心技术,从而在国际芯片设计与制造领域内逐渐获得更多的话语权。

  MOSFET(金属-氧化物-半导体场效应晶体管)是现在集成电路的核心器件。在过去的几十年里,各国科学家努力将更多的MOSFET集成到一块芯片上来提高运算能力,钻研如何实现更小尺寸的元器件。张卫表示,随着器件尺寸越来越接近其物理极限,基于新结构和新原理的晶体管成为当前业界急需。半浮栅晶体管的前瞻研发就是在这种情况下展开的。研究团队将隧穿场效应晶体管(TEET)和MOSFET相结合,构建成了一种名为“半浮栅”的新型基础器件。

  论文第一作者王鹏飞教授解释说,“隧穿”是量子世界的常见现象,可以“魔术般”地通过固体,好像拥有了穿墙术。“隧穿”势垒越低,相当于“墙”就越薄,器件隧穿所需电压也就越低。把TFET和浮栅晶体管相结合,半浮栅晶体管(SFGT)的“数据”擦写更加容易、迅速。“TFET为浮栅充放电、完成‘数据擦写’的操作,‘半浮栅’则实现‘数据存放和读出’的功能。”张卫解释说,传统浮栅晶体管是将电子隧穿过禁带宽度接近8.9电子伏特的二氧化硅绝缘介质的“厚墙”,而半浮栅晶体管(SFGT)的隧穿则发生在禁带宽度仅1.1电子伏特的硅材料内,隧穿势垒大为降低,这不仅降低了功率,而且其操作速度大幅提高,接近了由6个MOSFET组成的静态随机存储器(SRAM)。

责任编辑:石小榆【收藏】
上一篇:高温干旱持续“烤验”粮食增产 局地出现绝收
下一篇:中国餐饮业亟需“高素质”人才 掣肘行业升级

相关新闻

声明:


凡本网注明“来源:黔东南信息港”的所有作品,均为黔东南信息港合法拥有版权或有权使用的作品,未经本网授权不得转载、摘编或利用其它方式使用上述作品。已经本网授权使用作品的,应在授权范围内使用,并注明“来源:黔东南信息港”。违反上述声明者,本网将追究其相关法律责任。

凡本网注明“来源:XXX(非黔东南信息港)”的作品,均转载自其它媒体,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。